情報理工学I(コンピュータアーキテクチュア)
理工学部 - 情報理工学科
SIC10101
コース情報
担当教員: 萬代 雅希
単位数: 2
年度: 2024
学期: 秋学期
曜限: 月2
形式: 対面授業
レベル: 100
アクティブラーニング: あり
他学部履修: 不可
評価方法
リアクションペーパー
40%
授業内期末試験
授業期間中
30%
中間試験
授業期間中
30%
詳細情報
概要
計算機のアーキテクチャを実現するためには,ハードウェア,ファームウェア,ソフトウェアの間で,機能の最適な分担をはかることが望まれる。本講義では,計算機の歴史,組み合わせ回路と順序回路,記憶と演算,演算器のしくみ,基本ソフトウェアと応用ソフトウェア,入出力動作に関してハードウェア構成の立場からやさしく講述する。演習も行う。この講義は情報理工学科のカリキュラムポリシーの1「現代科学を理解するために共通に必要な基礎学力を修得させる」に相当する.
目標
計算機のアーキテクチャをハードウェア構成の立場から理解することを目標とする.情報理工学科のディプロマポリシー1に掲げる「現代社会の広い意味での「情報」に関して,その意味づけや原理・理論さらには社会のさまざまな分野での日常的な応用を理解」する.
授業外の学習
【予習】所要時間: 各回30分程度 講義の内容について資料を配布する.事前に配布資料に目を通し内容を把握する. 【復習】所要時間: 各回160分程度 授業後に配布資料や授業中の課題などについてしっかり復習する.
所要時間: 190分程度
スケジュール
- イントロダクション ※以下は予定であり,授業の進捗状況により各テーマの回数は変更することがありうる.
- 進数
- 論理演算とブール代数
- 組み合わせ回路(加算器)
- 組み合わせ回路(ALU)
- 記憶装置
- 制御回路と順序回路
- 中間テスト
- 命令と機械語
- マイクロアーキテクチャ(プロセッサの構成1)
- マイクロアーキテクチャ(プロセッサの構成2)
- マイクロアーキテクチャ(プロセッサの動作)
- キャッシュメモリ,CPUのマルチコア化
- 期末テスト
教科書
必要に応じて資料を配布する.
参考書
書籍情報はありません。